随着工程团队致力于开发更先进的 CPU、GPU 和 AI 系统，现代芯片设计的复杂性也在不断增加。为了应对这一挑战，NVIDIA 正与行业领导者 Cadence 和新思科技展开合作，针对 NVIDIA Vera CPU 优化关键的电子设计自动化（EDA）应用。
目前，NVIDIA 正在其 EDA 工作流中全面部署 Vera，用于开发下一代 CPU 和 GPU ，这展示了高性能 CPU 架构如何帮助加速业内要求最严苛的工程工作负载。
加速关键 EDA 工作负载
这关乎芯片的生产节奏。反过来，EDA 工作负载性能的提升也将加快行业技术的发展步伐，推动整体研发进程。
仿真、验证和实现技术在半导体开发中扮演着核心角色。在芯片进入制造阶段前，工程师们往往需要花费数年时间，通过数千次迭代来验证设计行为、识别边界条件并优化设计。
尽管 GPU 和 AI 已经加速了芯片设计的许多环节，但部分关键的 EDA 工作负载仍高度依赖 CPU 性能。逻辑仿真、形式验证以及数字实现流程中的部分任务，通常都需要快速的单核性能、高效的内存系统以及强大的整体吞吐能力。
因此，CPU 架构成为决定工程团队验证设计、探索替代方案以及推动产品流片速度的重要因素。
Cadence 与新思科技的初步测试结果
NVIDIA 的初步测试涵盖了多款领先的 EDA 应用。测试结果显示，Vera 在加速现代芯片设计中两个计算密集型环节具备显著优势。针对部分生产级工作流的初步测试展现了令人瞩目的性能表现。
Cadence Jasper 是一款形式验证平台，通过智能证明技术和机器学习，能够在设计周期初期发现并修复缺陷或漏洞，从而提升验证效率。
Synopsys VCS 是一款高性能功能验证解决方案，用于在芯片制造前仿真和验证复杂的芯片设计。本次测试在相同核心数量配置下进行。
在选定的工作负载下，两款应用的性能提升了 1.5 倍。
除了基准测试外，NVIDIA 还与这两家公司在应用性能分析、软件优化和系统级调优方面展开紧密合作，持续全面提升更广泛工作流的工程生产力。
将 Vera 引入设计流程
NVIDIA 正在 EDA 工作流中全面部署 Vera，用于创建未来的 NVIDIA 处理器。
Vera 结合了 88 颗定制的 NVIDIA Olympus CPU 核心、高效 LPDDR5X 内存子系统，以及第二代 NVIDIA 可扩展一致性互连架构，旨在为高要求的工程应用提供强大的单核性能、高内存带宽和稳定的低延迟表现。
这些能力对于混合延迟敏感型任务与计算集群大规模回归测试的工作负载尤为重要。更快的执行速度可以缩短单次验证的运行时间，而更高的吞吐量则帮助工程师能够在相同的开发周期内评估更多设计方案并完成更多验证任务。
从 RTL 到硅片
在确立了处理器的架构和微架构后，工程师会在寄存器传输级 (RTL) 描述其大部分行为。随后，多种验证和实现技术协同工作，将设计转化为可用于制造的硅片。
这些工作流涵盖逻辑仿真、形式验证、回归测试和数字实现，帮助工程师验证功能、识别边界条件，并最终将设计转化为可投产的硅片。
由于这些阶段紧密相连，提升验证吞吐量有助于企业更早发现问题，从而减少下游代价高昂的设计迭代。
使用 NVIDIA CPU 打造未来的 NVIDIA 芯片
在 NVIDIA 自身的工程工作流中部署 Vera，反映了一项更宏大的战略：根据任务匹配最适合的计算架构，为各项工作负载加速。
在 EDA 领域，GPU 和 AI 正持续加速众多算法，而高性能 CPU 对于关键的仿真、验证和实现工作负载依然不可或缺。两者相辅相成，共同提升整个设计周期的性能。
展望未来，NVIDIA 计划在 Vera 的基础上，推出由 NVIDIA Rigel 核心驱动的下一代 Rosa CPU，并继续在其 CPU 产品路线图中，对领先的 EDA 应用做针对性优化。
通过使用 NVIDIA CPU 来设计未来的 NVIDIA CPU 和 GPU，NVIDIA 正在硅片设计、软件优化和系统工程之间建立一个持续运转的反馈闭环，让每一代产品都成为构建下一代产品的基石。
了解更多 NVIDIA 在 DAC 2026 上的动态。